PCI-SIG-organisationen har tillkännagett den officiella utgåvan av PCIe 6.0-specifikationsstandarden v1.0, och förklarar att den är färdig.
För att fortsätta med konventionen fortsätter bandbreddshastigheten att fördubblas, upp till 128 GB/s (enkelriktad) vid x16, och eftersom PCIe-tekniken tillåter full-duplex dubbelriktat dataflöde är den totala tvåvägsgenomströmningen 256 GB/s.Enligt planen kommer det att finnas kommersiella exempel 12 till 18 månader efter publiceringen av standarden, som är cirka 2023, bör finnas på serverplattformen först.PCIe 6.0 kommer tidigast i slutet av året, med en bandbredd på 256 GB/s
Tillbaka till själva tekniken, PCIe 6.0 anses vara den största förändringen i PCIes nästan 20-åriga historia.För att vara ärlig är PCIe 4.0/5.0 en mindre modifiering av 3.0, som 128b/130b-kodningen baserad på NRZ (Non-Return-to-Zero).
PCIe 6.0 bytte till PAM4 puls AM-signalering, 1B-1B kodning, en enda signal kan vara fyra kodningslägen (00/01/10/11), dubbelt så mycket som tidigare, vilket tillåter upp till 30GHz frekvens.Men eftersom PAM4-signalen är ömtåligare än NRZ, är den utrustad med FEC framåtriktad felkorrigeringsmekanism för att korrigera signalfel i länken och säkerställa dataintegritet
Förutom PAM4 och FEC är den sista större tekniken i PCIe 6.0 användningen av FLIT-kodning (Flow Control Unit) på logisk nivå.Faktum är att PAM4, FLIT inte är en ny teknik, i 200G+ ultrahöghastighets-Ethernet har länge använts, vilket PAM4 misslyckades med att storskalig marknadsföring av anledningen är att kostnaden för det fysiska lagret är för hög.
Dessutom förblir PCIe 6.0 bakåtkompatibel.
PCIe 6.0 fortsätter att fördubbla I/O-bandbredden till 64GT/s enligt traditionen, vilket tillämpas på den faktiska PCIe 6.0X1 enkelriktade bandbredden på 8GB/s, PCIe 6.0×16 enkelriktad bandbredd på 128GB/s och pcie 6.0× 16 dubbelriktad bandbredd på 256 GB/s.PCIe 4.0 x4 SSDS, som används flitigt idag, behöver bara PCIe 6.0 x1 för att göra det.
PCIe 6.0 kommer att fortsätta med 128b/130b-kodningen som introducerades under PCIe 3.0:s era.Förutom den ursprungliga CRC är det intressant att notera att det nya kanalprotokollet också stöder PAM-4-kodningen som används i Ethernet och GDDR6x, och ersätter PCIe 5.0 NRZ.Mer data kan packas i en enda kanal på samma tid, liksom en mekanism för korrigering av datafel med låg latens känd som forward error correction (FEC) för att göra ökad bandbredd möjlig och tillförlitlig.
Många människor kan ifrågasätta, PCIe 3.0 bandbredd är ofta inte förbrukad, PCIe 6.0 är vad nytta?På grund av ökningen av datahungriga applikationer, inklusive artificiell intelligens, blir IO-kanaler med snabbare överföringshastigheter alltmer efterfrågan från kunder på den professionella marknaden, och den höga bandbredden hos PCIe 6.0-tekniken kan helt låsa upp prestanda hos produkter som kräver hög IO bandbredd inklusive acceleratorer, maskininlärning och HPC-applikationer.PCI-SIG hoppas också kunna dra nytta av den växande fordonsindustrin, som är en hot spot för halvledare, och PCI-Special Interest Group har bildat en ny PCIe Technology-arbetsgrupp för att fokusera på hur man kan öka användningen av PCIe-teknik i fordonsindustrin industrin, eftersom ekosystemets ökade efterfrågan på bandbredd är uppenbar.Men eftersom mikroprocessor, GPU, IO-enhet och datalagring kan anslutas till datakanalen, PC för att få stöd för PCIe 6.0-gränssnittet, måste moderkortstillverkare vara extra noga med att ordna kabeln som kan hantera höghastighetssignaler, och chipsettillverkare måste också göra relevanta förberedelser.En talesperson för Intel avböjde att säga när PCIe 6.0-stöd kommer att läggas till enheter, men bekräftade att konsumenten Alder Lake och serversidan Sapphire Rapids och Ponte Vecchio kommer att stödja PCIe 5.0.NVIDIA avböjde också att säga när PCIe 6.0 kommer att introduceras.BlueField-3 Dpus för datacenter stöder dock redan PCIe 5.0;PCIe-specifikationen anger bara de funktioner, prestanda och parametrar som behöver implementeras i det fysiska lagret, men anger inte hur dessa ska implementeras.Med andra ord kan tillverkare designa den fysiska lagerstrukturen för PCIe enligt sina egna behov och faktiska förhållanden för att säkerställa funktionalitet!Kabeltillverkare kan spela mer utrymme!
Posttid: 2023-04-04
