PCI-SIG-organisationen har tillkännagivit den officiella lanseringen av PCIe 6.0-specifikationsstandarden v1.0 och förklarar den färdigställd.
I linje med konventionen fortsätter bandbreddshastigheten att fördubblas, upp till 128 GB/s (enkelriktad) vid x16, och eftersom PCIe-tekniken möjliggör fullduplex dubbelriktat dataflöde är den totala dubbelriktade datahastigheten 256 GB/s. Enligt planen kommer det att finnas kommersiella exempel 12 till 18 månader efter publiceringen av standarden, vilket är omkring 2023, och bör först finnas på serverplattformen. PCIe 6.0 kommer tidigast i slutet av året, med en bandbredd på 256 GB/s.
Tillbaka till själva tekniken, PCIe 6.0 anses vara den största förändringen i PCIes nästan 20-åriga historia. Ärligt talat är PCIe 4.0/5.0 en mindre modifiering av 3.0, såsom 128b/130b-kodningen baserad på NRZ (Non-Return-to-Zero).
PCIe 6.0 har bytt till PAM4 puls AM-signalering, 1B-1B-kodning, en enda signal kan ha fyra kodningstillstånd (00/01/10/11), dubbelt så mycket som tidigare, vilket möjliggör en frekvens på upp till 30 GHz. Eftersom PAM4-signalen är mer känslig än NRZ är den utrustad med en FEC-mekanism för framåtriktad felkorrigering för att korrigera signalfel i länken och säkerställa dataintegritet.
Förutom PAM4 och FEC är den sista stora tekniken i PCIe 6.0 användningen av FLIT (Flow Control Unit)-kodning på logisk nivå. Faktum är att PAM4, FLIT, inte är en ny teknik, eftersom ultrasnabba Ethernet-nätverk länge har använts på över 200G, vilket PAM4 misslyckades med att marknadsföra i stor skala på grund av att kostnaden för det fysiska lagret är för hög.
Dessutom är PCIe 6.0 fortfarande bakåtkompatibel.
PCIe 6.0 fortsätter att fördubbla I/O-bandbredden till 64 GT/s enligt traditionen, vilket tillämpas på den faktiska PCIe 6.0X1 enkelriktade bandbredden på 8 GB/s, PCIe 6.0×16 enkelriktad bandbredd på 128 GB/s och pcie 6.0×16 dubbelriktad bandbredd på 256 GB/s. PCIe 4.0 x4 SSD:er, som används flitigt idag, kommer bara att behöva PCIe 6.0 x1 för att göra det.
PCIe 6.0 kommer att fortsätta 128b/130b-kodningen som introducerades under PCIe 3.0-eran. Förutom den ursprungliga CRC är det intressant att notera att det nya kanalprotokollet också stöder PAM-4-kodningen som används i Ethernet och GDDR6x, och ersätter PCIe 5.0 NRZ. Mer data kan packas i en enda kanal på samma tid, liksom en mekanism för korrigering av datafel med låg latens, känd som forward error correction (FEC), för att göra det möjligt och tillförlitligt att öka bandbredden.
Många kanske frågar sig, PCIe 3.0-bandbredd används ofta inte upp, vad är PCIe 6.0 till nytta? På grund av ökningen av datakrävande applikationer, inklusive artificiell intelligens, blir IO-kanaler med snabbare överföringshastigheter alltmer efterfrågade av kunder på den professionella marknaden, och den höga bandbredden hos PCIe 6.0-tekniken kan fullt ut frigöra prestandan hos produkter som kräver hög IO-bandbredd, inklusive acceleratorer, maskininlärning och HPC-applikationer. PCI-SIG hoppas också kunna dra nytta av den växande bilindustrin, som är en het plats för halvledare, och PCI-Special Interest Group har bildat en ny PCIe Technology-arbetsgrupp för att fokusera på hur man kan öka användningen av PCIe-teknik inom bilindustrin, eftersom ekosystemets ökade efterfrågan på bandbredd är uppenbar. Men eftersom mikroprocessorer, GPU, IO-enheter och datalagring kan anslutas till datakanalen för att PC ska få stöd för PCIe 6.0-gränssnittet, måste moderkortstillverkare vara extra noga med att ordna kabeln som kan hantera höghastighetssignaler, och chipsettillverkare måste också göra relevanta förberedelser. En talesperson för Intel avböjde att säga när PCIe 6.0-stöd kommer att läggas till för enheter, men bekräftade att konsumentversionerna av Alder Lake och serverversionerna av Sapphire Rapids och Ponte Vecchio kommer att stödja PCIe 5.0. NVIDIA avböjde också att säga när PCIe 6.0 kommer att introduceras. BlueField-3 Dpus för datacenter stöder dock redan PCIe 5.0; PCIe-specifikationen specificerar endast de funktioner, prestanda och parametrar som behöver implementeras på det fysiska lagret, men specificerar inte hur dessa ska implementeras. Med andra ord kan tillverkare designa PCIe:s fysiska lagerstruktur efter sina egna behov och faktiska förhållanden för att säkerställa funktionalitet! Kabeltillverkare kan spela mer utrymme!
Publiceringstid: 4 juli 2023
