Introduktion till PCIe 5.0-specifikationer

• Introduktion till PCIe 5.0-specifikationer

PCIe 4.0-specifikationen färdigställdes 2017, men den stöddes inte av konsumentplattformar förrän AMD:s 7nm Rydragon 3000-serie, och tidigare använde endast produkter som superdatorer, höghastighetslagring i företagsklass och nätverksenheter PCIe 4.0-teknik.Även om PCIe 4.0-tekniken ännu inte har tillämpats i stor skala, har PCI-SIG-organisationen länge utvecklat en snabbare PCIe 5.0, signalhastigheten har fördubblats från nuvarande 16GT/s till 32GT/s, bandbredden kan nå 128GB/ s, och version 0.9/1.0-specifikationen har slutförts.v0.7-versionen av PCIe 6.0-standardtexten har skickats till medlemmarna och utvecklingen av standarden går på rätt spår.Pin-hastigheten för PCIe 6.0 har ökats till 64 GT/s, vilket är 8 gånger högre än PCIe 3.0, och bandbredden i x16-kanaler kan vara större än 256 GB/s.Med andra ord kräver den nuvarande hastigheten för PCIe 3.0 x8 endast en PCIe 6.0-kanal för att uppnå.När det gäller v0.7 har PCIe 6.0 uppnått de flesta av de funktioner som ursprungligen annonserades, men strömförbrukningen förbättras ytterligared, och standarden har nyligen introducerat L0p kraftkonfigurationsväxeln.Naturligtvis, efter tillkännagivandet 2021, kan PCIe 6.0 vara kommersiellt tillgänglig tidigast 2023 eller 2024.Till exempel godkändes PCIe 5.0 2019, och det är först nu som det finns applikationsfall

Jämfört med de tidigare standardspecifikationerna kom PCIe 4.0-specifikationerna relativt sent.PCIe 3.0-specifikationer introducerades 2010, 7 år efter introduktionen av PCIe 4.0, så livslängden för PCIe 4.0-specifikationerna kan vara kort.I synnerhet har vissa leverantörer börjat designa PCIe 5.0 PHY fysiska lagerenheter.

PCI-SIG-organisationen förväntar sig att de två standarderna kommer att existera tillsammans under en tid, och PCIe 5.0 används främst för högpresterande enheter med högre genomströmningskrav, såsom Gpus för AI, nätverksenheter och så vidare, vilket innebär att PCIe 5.0 är mer sannolikt att dyka upp i datacenter-, nätverks- och HPC-miljöer.Enheter med mindre bandbreddskrav, som stationära datorer, kan använda PCIe 4.0.

För PCIe 5.0 har signalhastigheten ökats från PCIe 4.0s 16GT/s till 32GT/s, fortfarande med 128/130-kodning, och x16-bandbredden har ökats från 64GB/s till 128GB/s.

Förutom att fördubbla bandbredden, medför PCIe 5.0 andra förändringar, ändrar den elektriska designen för att förbättra signalintegriteten, bakåtkompatibiliteten med PCIe och mer.Dessutom har PCIe 5.0 designats med nya standarder som minskar latens och signaldämpning över långa avstånd.

PCI-SIG-organisationen räknar med att slutföra 1.0-versionen av specifikationen under Q1 i år, men de kan utveckla standarder, men de kan inte kontrollera när terminalenheten introduceras på marknaden, och det förväntas att den första PCIe 5.0 enheter kommer att debutera i år, och fler produkter kommer att dyka upp under 2020. Behovet av högre hastigheter fick dock standardkroppen att definiera nästa generation av PCI Express.Målet med PCIe 5.0 är att öka hastigheten på standarden på kortast möjliga tid.Därför är PCIe 5.0 designad för att helt enkelt öka hastigheten till PCIe 4.0-standarden utan några andra betydande nya funktioner.

PCIe 5.0 stöder till exempel inte PAM 4-signaler och innehåller endast de nya funktioner som behövs för att PCIe-standarden ska kunna stödja 32 GT/s på kortast möjliga tid.

Hårdvaruutmaningar

Den stora utmaningen med att förbereda en produkt för att stödja PCI Express 5.0 kommer att vara relaterad till kanallängden.Ju snabbare signalhastighet, desto högre bärfrekvens för signalen som sänds genom PC-kortet.Två typer av fysisk skada begränsar i vilken utsträckning ingenjörer kan sprida PCIe-signaler:

· 1. Dämpning av kanal

· 2. Reflektioner som uppstår i kanalen på grund av impedansdiskontinuiteter i stift, kopplingar, genomgående hål och andra strukturer.

PCIe 5.0-specifikationen använder kanaler med -36dB dämpning vid 16 GHz.Frekvensen 16 GHz representerar Nyquist-frekvensen för 32 GT/s digitala signaler.Till exempel, när PCIe5.0-signalen startar kan den ha en typisk topp-till-topp-spänning på 800 mV.Men efter att ha passerat genom den rekommenderade -36dB-kanalen, förloras all likhet med ett öppet öga.Endast genom att tillämpa sändarbaserad utjämning (avaccentuering) och mottagarutjämning (en kombination av CTLE och DFE) kan PCIe5.0-signalen passera genom systemkanalen och tolkas korrekt av mottagaren.Minsta förväntade ögonhöjd för en PCIe 5.0-signal är 10mV (efterutjämning).Även med en nästan perfekt sändare med låg jitter, reducerar signifikant dämpning av kanalen signalamplituden till den punkt där alla andra typer av signalskador orsakade av reflektion och överhörning kan stängas för att återställa ögat.